公众号记得加星标⭐️深圳配资公司，第一时间看推送不会错过。
令人惊讶的是，芯片制造行业其实极易受到颠覆性变革的影响。现有企业的技术决策往往受惯性驱使，“我们一直都是这么做的”。他们最害怕的就是技术倒退。就连晶圆厂照明颜色这样简单的事情都无法改变：尽管晶圆厂会告诉你，传统的黄色灯光不会对光刻胶造成任何影响，但光刻生产线上仍然在使用这种灯光。
近年来，这种情况愈演愈烈。尽管芯片规模扩张速度放缓，成本却迅速上升，芯片制造商仍在不断迭代现有技术。ASML 的路线图上有一款名为 hyper-NA 的工具，他们甚至公开承认该工具可能不具备经济可行性！但很难责怪这些公司——这些工具和晶圆厂能带来巨额利润。一台售价 2.25 亿美元的 EUV 光刻机，一年就能生产价值超过 6.5 亿美元的完整晶圆（需要注意的是，生产这些晶圆除了 EUV 光刻机本身的成本外，还会产生许多其他成本）。
因此，现有企业几乎没有动力改变策略。
但这给那些有受虐倾向、大胆无畏、不畏艰难的创新者留下了机会……Substrate 应运而生。在昨天的文章中，我们对此进行了讨论，今天，我们对这个路径的实现可行性进行分析。
X射线光刻
Substrate 是一家近期才结束隐身模式的湾区初创公司，致力于研发“驱动下一代晶圆代工厂的技术”，其使命是大幅降低先进逻辑晶圆的成本。该公司为实现这一使命迈出的重要一步，是研发出一种新型 X 射线光刻 (XRL：X-ray lithography) 工具。
X射线光刻技术的概念已经存在了半个世纪。麻省理工学院的研究人员于1972年制造出了首批利用X射线光刻技术（XRL）实现功能的设备。大多数从事光刻研究的实验室都至少进行过相关实验，例如贝尔实验室、IBM等。IBM甚至在90年代就利用XRL技术制造过芯片。
但随着长波长（深紫外及以上）技术的不断发展，XRL面临的诸多挑战也就不再需要克服。其中最主要的挑战包括：(a) 光学器件，因为与极紫外光（EUV）一样，几乎没有任何东西能够弯曲或反射X射线波长；(b) 光源，因为产生明亮、等色且稳定的软X射线源通常需要大型粒子加速器。
即使芯片行业的关注点转移到了其他领域，光谱学和显微镜学领域仍然凭借软X射线技术继续发展。高质量的研究级光学元件和“桌面级”光源一直是研究的重点，但至今仍未有任何类似尖端光刻系统的产品问世。
Substrate 似乎已经至少部分克服了这些 X 射线技术难题，其性能表现令人惊叹：
1、可在 2nm、1nm 以及可能更远节点实现所有层的单次曝光。
2、分辨率与高数值孔径极紫外光相当。
3、已证实12纳米特征
4、能够呈现复杂、任意的模式
5、套刻精度≤1.6 nm，全晶圆CDU≤0.25 nm，线边缘粗糙度(LER)≤1 nm，LCDU≤1.5 nm
6、先进晶圆的生产成本将比现有方案降低 50%。
这是Substrate公司XRL设备上单次曝光图案化的图像。图案尺寸为12nm，尖端间距为13nm，并带有随机通孔，最小间距为30nm，关键尺寸（直径）为12nm。
这些说法非同寻常，因此需要非同寻常的证据。让我们逐一来看：
1、2nm、1nm及更小节点的单次曝光：line/space 图案为12nm线宽+24nm间距，总间距为P36。2nm至1nm节点的目标间距更接近P20-22范围，但尚不清楚该图案是否针对最小总间距。线端之间的尖端距离为13nm，非常适合单次曝光。
不过，这显然属于高数值孔径（NA）级别的单次曝光分辨率，而低数值孔径的分辨率通常仅限于~P28。随机通孔的效果也非常好，30纳米的间距相当激进。
2、复杂且任意的图案似乎是真的。双向图案的显微照片尚未公开，但我们获得了一个密集结构的示例。结果令人鼓舞，但我们仍需观察和理解更多。在这种尺度和密度下，预期的图案化挑战（例如液晶扩散、随机性等）显然存在。此外，目前尚不清楚这是光刻胶图案还是蚀刻图案。
3、对于最先进的逻辑工艺中的关键层而言，1.6 nm 的套刻精度偏高。一个比较好的经验法则是套刻精度应为特征尺寸的 10%，因此在这种情况下，1.0-1.2 nm 左右的套刻精度更为理想。目前尚不清楚这是否是机器匹配套刻，机器匹配套刻比单机套刻难度更大，但对于大批量晶圆厂而言至关重要。良好的机器匹配套刻允许在不同的光刻机上进行连续层的加工，从而简化晶圆厂的生产计划。ASML 在最新的 EUV 光刻机上实现了约 0.9 nm 的机器匹配套刻精度。
4、0.25 nm 的全晶圆 CDU非常出色，实际上超出了常规测量能力。假设两者都测量了每个视场平均 CD 的 3 个标准偏差，那么这比 ASML 3800E 扫描仪的 0.7 nm 精度要好得多。
5、良好的CDU意味着最终芯片性能更加稳定——例如，芯片两端的晶体管阈值电压、驱动电流等参数将更加接近。此外，由于CD值更有可能在设计容差范围内，因此良率也会提高。
6、尖端晶圆的成本将比现有晶圆降低 50% ：这一点还有待验证。据推测，这主要是通过消除多重曝光和降低单次曝光成本来实现的。在最乐观的假设下，SemiAnalysis 对 5 纳米级工艺的详细模型显示，成本可降低 25%。2 纳米工艺的成本降低幅度不会有太大差异。虽然可能与上述说法不符，但 25% 的成本节省在当前情况下已经相当可观，并将带来显著的竞争优势。
目前证据尚不充分，因此我们以谨慎的怀疑态度重申这些说法。但我们也应该注意到，外部联系人和第三方报告都指向同一个结论：这款光刻工具是合法的。
Substrate 的雄心不止于此。他们计划在自己的晶圆厂内运行这些设备，而不是将其出售给第三方。他们的目标不仅仅是 XRL，而是打造一家全新的美国晶圆代工厂。他们的目标是开发一套完整的端到端芯片制造流程，在有合适的现成方案时采用现成方案，在没有现成方案时则进行创新。
关键在于利用大型同步加速器、粒子加速器或自由电子激光器进行光刻，其规模需达到整个晶圆厂的水平，以产生亚极紫外波长的光。虽然Substrate公司早已决定了他们的研发方向，但出于竞争原因，他们希望保持神秘。、
反对者会列举出无数理由来说明这不太可能、很难等等——而且他们大多是对的。实验室规模的工具和工业化、高产量的工具之间存在着巨大的差异。Substrate公司自身也意识到了这一点，并承认他们将面临大量的研发和规模化难题。
尽管如此，他们至少在短时间内（2-3年）就在工艺流程中最复杂的部分（光刻）上取得了令人瞩目的成就。假设关于XRL工具的说法属实，那么这意味着什么？
如果属实，XRL 将如何影响行业？
答案类似于如果一台高数值孔径光刻机的成本低于 4000 万美元而不是 4 亿美元，你会怎么说。简而言之，它彻底改变了光刻技术。
这将极大地提升工艺节点设计的灵活性。器件面积的持续缩小将不再受光刻成本的限制，而是取决于晶体管的设计、材料和电学特性。
以M0层为例。通常，最底层金属层（M0）的间距以及栅极和M1线之间的尖端间距决定了工艺节点标准单元的紧凑程度，更小的M0间距和尖端间距对应着更高的晶体管密度。
目前台积电的 23 纳米 M0 间距工艺已经依赖于低数值孔径 (NA) 的 EUV 多重曝光技术，并辅以额外的切割掩模来实现较小的尖端间距。英特尔 18A 工艺的 32 纳米 M0 间距工艺则利用低数值孔径的单次曝光和图形整形工具来缩小尖端间距，并通过背面供电设计实现了 M0 间距的一次性放宽。考虑到英特尔 14A 工艺的面积缩小目标较为保守，我们预计其 M0 间距不会低于 26 纳米，这使得他们能够借助定向自组装技术，以经济高效的方式部署高数值孔径的 EUV 单次曝光工艺。
借助 Substrate 的工具，多重曝光的复杂性可以简化为单次曝光，同时还能摆脱金属线布局方面的诸多设计规则限制。面积缩小幅度可以更大，从而为移动设备和 AI 加速器提供高密度低功耗芯片库。在 20 纳米金属层和 30 纳米通孔间距下，使用 Substrate 的工具，2030 年的 1 纳米工艺节点即可实现单次曝光。
常见多重曝光方案的简化工艺流程。多重曝光除了光刻曝光外，还需要额外的工艺步骤
ASML和其他公司反复论证高分辨率单次曝光优于多次曝光。正如他们所说，单次曝光确实能降低复杂性，但并非必然降低成本。当像ASML EXE:5000（高数值孔径）这样的光刻机价格高达4亿美元时，经济效益就难以保证。而当光刻机价格降至4000万美元时（这是基板XRL的大致价格范围，并非精确数字），单次曝光的经济效益就非常显著了。
Substrate 声称的成本优势不仅仅体现在High NA 方面：
Substrate 的 X 射线光刻技术成本效益极高，使我们能够采用先进工艺印刷每一层，包括更大间距的 DUV 层，同时保持高设备和设施产能。
如果情况属实，且Substrate真的转向第三方销售，ASML就麻烦大了。到2030年，这个市场规模将达到500亿美元左右。但话说回来，从实验室规模到大规模量产工具，还有很长的路要走。
超越光刻分辨率的挑战
提高光刻分辨率也并非万能之策。如今，先进逻辑电路的微缩不仅取决于光刻技术，还取决于材料工程和其他工艺。
即使在图案化过程本身，也存在许多根本性的挑战。我们指出这些挑战并非意味着 Substrate 无法克服它们，而只是为了说明这项挑战有多么艰巨：
即使使用波长更短、能够在一次曝光中分辨目标间距的工具，出于除简单间距分割之外的其他原因，人们可能仍然更倾向于使用 SADP 和 LELE 等多重曝光技术……
1、工艺控制与质量改进：自对准工艺在图案保真度方面具有固有优势。SADP 能够更有效地控制线边缘粗糙度 (LER)、线宽粗糙度 (LWR) 和关键尺寸均匀性 (CDU)。这是因为最终的关键尺寸是由高度可控的沉积和刻蚀步骤决定的，而不仅仅取决于光刻的空中图像。这些步骤可以进行主动调整以降低粗糙度；例如，优化间隔层沉积过程中的薄膜应力或调整刻蚀等离子体化学成分可以使特征更加平滑，并减少线条的“摆动”。本质上，SADP 可以校正初始光刻步骤中的缺陷，从而有可能产生比直接单次曝光印刷更高质量的最终图案。
2、随机缺陷：随着波长缩短，光子能量增加（13.5 nm 的 EUV 光子能量约为 92 eV；6.5 nm 的 B-EUV 光子能量约为 190 eV）。为了保持恒定的曝光剂量，所需的光子数量大大减少。这显著增加了统计上的“散粒噪声”，即照射到某个特征上的光子数量的随机波动会导致该特征无法印刷（接触不良）或与相邻特征发生桥接。这种效应是随机缺陷的主要原因，也是技术微缩的潜在瓶颈。据估计，EUV 光刻的散粒噪声引起的粗糙度已经显著高于 193i 光刻，并且预计随着波长的缩短，这种趋势会更加严重。
3、二次电子模糊：高能光子（极紫外光和X射线）并不会直接引起光刻胶中的大多数化学变化。相反，光子吸收会产生高能光电子，进而引发一系列低能二次电子，这些二次电子穿过光刻胶，最终引发化学反应。这种传播距离会在初始光子吸收点周围形成“模糊”。对于X射线光刻而言，这种二次电子模糊是已知的分辨率限制因素，并且会随着入射光子能量的增加而加宽。
4、设计和工艺窗口灵活性：对于复杂的二维布局，光刻-蚀刻-光刻-蚀刻 (LELE) 工艺比单向自组装平面图案设计 (SADP) 工艺提供了更大的设计自由度。将复杂的图案分解成两个更简单、密度更低的掩模，也可以扩大每次曝光的工艺窗口，但这也带来了诸多挑战。印刷单个高度复杂的图案会将光学邻近校正 (OPC) 的性能发挥到极致，并且更容易出现“热点”缺陷和圆角，而两次简单的曝光则可以更稳定地制造。尽管如此，LELE 工艺在缩放方面也面临着巨大的挑战，例如边缘偏振误差 (EPE)、对准和套刻误差，这些挑战可以通过减少曝光次数来缓解。而像 SALELE 这样的最新实现方式则再次限制了任意结构图案的实现。
5、高深宽比 (HAR) 刻蚀：例如，在制造沟道时，为了隔离 GAA Si/SiGe（深宽比约为 10:1），需要刻蚀深而窄的沟槽，而刻蚀过程会受到离子向沟槽底部传输以及副产物去除的限制。这会导致“刻蚀停止”或轮廓畸变（例如弯曲），无论初始图案质量如何，都会影响器件性能。
6、选择性蚀刻：这是一个材料科学和表面化学问题，无法通过改进光刻技术从根本上解决。
7、线边缘粗糙度 (LER) 转移：光刻胶产生的 LER 会在等离子体刻蚀转移过程中被放大。如果后续刻蚀使最终特征变得粗糙，那么原本完美的微影图案就会失效。
8、边缘放置误差 (EPE) ：EPE 是指特征最终边缘与其预期位置的总偏差，在 2 纳米节点上，其误差范围在个位数纳米级。它包括光刻套刻误差、掩模误差、关键尺寸 (CD) 偏差和刻蚀偏差。即使是完美的刻蚀设备也无法校正先前高温工艺步骤引起的晶圆非线性变形。即使是自对准工艺（例如 SADP），最终也需要单独的、精确对准的“切割”掩模，这又会引入 EPE 的主要来源。
9、X射线损伤：X射线可以穿透光刻胶和硬掩模，对现有结构造成损伤。即使是低能X射线也会损伤栅极介质和掺杂硅区域，而这两者对于高性能晶体管至关重要。因此，必须对现有器件上方层的X射线曝光进行极其严格的控制。
我们还可以列出开发完整工艺技术节点过程中可能遇到的类似障碍，但你大概已经明白我的意思了。让我们再来看看如果一切顺利，将会带来哪些影响：
如果Substrate能够实现其既定目标，即以现有成本的十分之一生产出领先的晶圆，这当然意味着要从台积电手中夺取市场份额。仅此一项，到2030年，其潜在市场规模就将超过2000亿美元。但是，将芯片成本降低一个数量级，其影响将远不止于蚕食台积电的市场份额。
在最理想的情况下，这要到十年末才能实现。但总体而言，还需要两年时间才能使工艺技术成熟，客户才能开始设计工作。设计和流片还需要一年，然后量产还需要一年。对于现有的行业工作流程来说，这样的速度简直不可思议。Substrate的目标是打破这种模式，加快这些周期，争取最早在 2028 年实现流片。让我们拭目以待。
会成为新的变局者吗？
Substrate为美国本土化生产增添了第三种选择。台积电在亚利桑那州迅速扩张，但不会在那里生产最先进的制程节点，研发工作仍然在台湾进行。英特尔在美国进行研发和量产，但在过去十年中未能推出具有竞争力的领先制程节点。三星则远远落后于英特尔。Substrate 试图从零开始，而从历史上看，这种做法的成功率并不高。无论如何，第三种选择对美国来说都是一个利好消息。
中国自然会密切关注。他们的生态系统基本上也在做与Substrate相同的事情——从零开始构建先进的逻辑生态系统。
谈到近年来的光刻机，人们自然会将Substrate与xLight进行比较，这是一家致力于研发和商业化自由电子激光（FEL）光源的初创公司。Substrate和xLight的器件都能产生亚极紫外（EUV）波长的光，但相似之处仅限于此。
xLight公司仅生产光刻光源，采用的是一种新型技术。他们的产品旨在取代ASML公司生产的激光等离子体光源，直接接入现有的EUV光刻机。他们正在制造第一个工作原型，但如果验证成功，这种自由电子激光器（FEL）光源将主要带来EUV性能的提升（整体设备性能将有所提高，但会受到其他限制，例如平台移动速度和镜面加热）。
如果Substrate XRL技术得到验证，它将在晶圆成本方面实现光刻性能的革命性提升。它采用成熟的光源技术，并配备新型曝光工具，这与xLight技术截然不同。两者的商业模式也大相径庭——xLight通过ASML销售给现有晶圆厂，而Substrate则作为晶圆厂自身工艺流程的一部分进行运行。xLight尚未进行任何晶圆曝光，而Substrate已通过美国国家实验室完成曝光。
中国在这个领域也有多项类似的重大举措。虽然他们目前还没有运行中的ArFi DUV装置，但未来几年应该能够实现。他们已经在通过多个不同的团队/项目，包括使用先进的自由电子激光器/粒子加速器/同步加速器（例如xLight和Substrate），开展极紫外（EUV）、高数值孔径极紫外（High-NA EUV）和X射线激光（XRL）技术的研究。
未来，光刻机格局将如何发展？ASML会被颠覆吗？
*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。
今天是《半导体行业观察》为您分享的第4210期内容，欢迎关注。
加星标⭐️第一时间看推送，小号防走丢
求推荐
涵星配资提示：文章来自网络，不代表本站观点。
